\frameforsection[t]{
  \renewcommand\currentblocktitle{\hypertarget{3_1}{通过晶体管级设计消除扇入对门电路输出电阻的影响}}
  \outonlyblock{
    \vspace{-2ex}
    \twocolumns[.6]{
      \begin{itemize}
	\zihao{-5}
	\item 问题的引出
	  \begin{itemize}
	    \item \alert{Q}:扇入的增加，使门电路的输出电阻增大，如何通过晶体管级设计（调整门电路中
	      各个MOS管的W），使门电路输出电阻始终为$t_{pr}=t_{pf}$的反相器的输出电阻？
	  \end{itemize}
	\item 实例\\
	  对1个2输入与非门驱动一个相同的与非门的电路，如何设计每个与非门中PMOS和NMOS器件的大小，确保
	  该电路的上拉和下拉网络的输出电阻=具有相同单位驱动的反相器（$t_{pr}=t_{pf}$）输出电阻？\\
	\item 答案\\
	  串联的每个NFET宽度是最小宽度的2倍,\\
	  PFET宽度是最小宽度的$K_p$倍(右图)
      \end{itemize}
    }{
      \outfigure{.95}{images/扇入与逻辑功效图1.pdf}
      [{\zihao{6}(a)与非门驱动相同与非门\\
	(b)晶体管级原理图\\
	(c)开关级模型\\
      }
      ]
    }
  }
  \outonlyblock{
    \twocolumns[.4]{
      \outfigure{.95}{images/扇入与逻辑功效图1.pdf}
      [{\zihao{6}(a)与非门驱动相同与非门\\
	(b)晶体管级原理图\\
	(c)开关级模型\\
      }
      ]
    }{
      \begin{itemize}
	\zihao{-5}
	\item 为什么左图设计能够使得二输入与非门与具有单位驱动的反相器输出电阻相同？
	  \begin{enumerate}
	    \zihao{6}
	    \item 当输出为低电平时，即a=b=1时，NMOS开关网络导通，PMOS开关网络断开，此时对应的输出电阻最大
	    \item 若NMOS管导电沟道宽度还保持为1（反相器NMOS管宽度），则输出电阻$R_o=2R_N$
	    \item 要使$R_o=R_N$，根据图中的(c)，应该使每个NMOS管电阻为原来的$\frac{1}{2}$
	    \item 根据MOS管开关电阻与沟道宽度的关系($R_s=\frac{L}{W}K_R$),只需$W_{new}=2W$
	  \end{enumerate}
      \end{itemize}
    }[t]
  }
  \renewcommand\currentblocktitle{\hypertarget{3_2}{与非门的逻辑功效-logic effort}}
  \outonlyblock{
    \vspace{-2ex}
    \twocolumns[.7]{
      \begin{itemize}
	\item 定义\\
	  2输入与非门的逻辑功效为：该二输入与非门的输入电容与能够提供相同输出驱动的反相器的输入电容的比值
	  \begin{align*}
	    LE_{\text{nand}}=\frac{(2+K_P)C_G}{(1+K_P)C_G}=\frac{2+K_P}{1+K_P}
	  \end{align*}
	  扇入为F的与非门，PMOS管与NMOS管的大小分别为$K_P$和$F$,其逻辑功效为：
	  \begin{align*}
	    LE_{\text{nand}}=\frac{(F+K_P)C_G}{(1+K_P)C_G}=\frac{F+K_P}{1+K_P}
	  \end{align*}
      \end{itemize}
    }{
	\begin{itemize}
	  \item 已知一个扇入为F的逻辑功效为$LE_\text{nand}$，则其输入电容为：
	    \begin{align*}
	      C_{\text{nand}}=LE_{\text{nand}}C_{inv}
	    \end{align*}
	  \item 逻辑功效的物理意义\\
	    \zihao{-6}
	    逻辑功效反映了扇入数对门电路输入电容的影响，门电路的输入电容等于逻辑功效乘以单位驱动的反相器
	    的输入电容
	\end{itemize}
    }
  }
  \renewcommand\currentblocktitle{\hypertarget{3_3}{扇入为F的或非门的逻辑功效}}
  \outonlyblock{
    \begin{itemize}
      \item 计算公式
	\begin{align*}
	  LE_\text{nor}=\frac{1+FK_P}{1+K_P}
	\end{align*}
	说明：或非门要维持与反相器相同的输出电阻，其每个NMOS沟道宽度为1，而每个PMOS管沟道宽度扩大到原来的
	$F$倍，即为$FK_P$
      \item 常识\\
	\begin{itemize}
	  \item 对于与非门和或非门：$F\uparrow\Rightarrow LE\uparrow$
	  \item 相同$F>1$,$LE_{nand}<LE_{nor}$,扇入的改变，对或非门延迟的影响更大
	\end{itemize}
    \end{itemize}
  }
  \renewcommand\currentblocktitle{\hypertarget{3_3}{复杂门电路的逻辑功效的计算}}
  \outonlyblock{
    \twocolumns[.4]{
      \begin{itemize}
	\item 计算如下与-或-非门（AOI）的逻辑功效
	  \outfigure{.95}{images/AOI门逻辑功效.pdf}
      \end{itemize}
    }{
      \begin{enumerate}
	\item 3个输入的电容不同，逻辑功效需分别计算
	\item 对输入a, $C_{AOI,a}=(1+2K_P)C_G$
	\item $\because$反相器输入电容$C_{inv}=(1+K_P)C_G$
	\item $\therefore C_{AOI,a}=\frac{1+2K_P}{1+K_P}C_{inv}$
	\item $\therefore LE_{AOI,a}=\frac{1+2K_P}{1+K_P}$
	\item 对输入b和c,同理，可得\\
	  $LE_{AOI,b,c}=\frac{2+2K_P}{1+K_P}=2$
      \end{enumerate}
    }[c]
  }
}

